RapidusとCadenceは、次世代半導体設計における協業を発表しました。RapidusのAI設計基盤「Raads」にCadenceの「InnoStack」を統合し、2nmプロセスの設計を最適化します。これにより、先端SoCの開発期間を半減させ、コストを30%削減することを目指し、開発の効率化と早期の市場投入を加速させる狙いです。
RapidusとCadence、先端SoCの設計期間を半減へ AIエージェントを活用
編集メモ: RapidusとCadenceの協業によるAI設計環境の構築は、2nm世代の半導体開発において工期短縮とコスト削減を両立させる重要技術となるため、先端開発に携わるエンジニアは要注目です。
EDITORIAL SIGNAL
重要度 中このニュースの影響
製品選定や業務・開発手順に影響する可能性があります。
影響を受ける人
- 開発者・技術責任者
- 調達・経理・サービス運用担当者
確認すること
- API仕様、互換性、利用制限を公式情報で確認
- 現契約と利用量から費用変化を試算
今後の注目点
公式発表、提供条件、利用者への実際の影響
タイトル・要約の語句に基づく自動判定です。最終判断は公式発表・一次資料をご確認ください。